# SEMICONDUCTOR VIBRATION SENSOR

Publication number: JP2002209299 (A)

**Publication date:** 

2002-07-26

Inventor(s):

NARUSE YUJIRO +

Applicant(s):

TOSHIBA CORP +

Classification:

- international:

A61B5/00; H01L29/84; H04R19/04; H04R23/00; A61B5/00; H01L29/66;


H04R19/00; H04R23/00; (IPC1-7): A61B5/00; H01L29/84; H04R19/04; H04R23/00

- European:

**Application number:** JP20000403444 20001228 **Priority number(s):** JP20000403444 20001228

### Abstract of JP 2002209299 (A)

PROBLEM TO BE SOLVED: To provide a semiconductor vibration sensor which detects an acoustic vibration and a specified weak vibration simultaneously through the use of a single semiconductor vibration sensor. SOLUTION: The sensor is provided with an acoustic vibration detecting part 11 having a vibration film 3 consisting of Schottky joint and a p + buried layer 8 for efficiently propagating a carrier, a weak vibration detecting part 12 constituted of at least one or more cantilever beams and an element separation area 10 for electrically insulating the vibration detecting parts. The acoustic vibration is converted into an electric vibration by the change of a depletion layer width in the vibration film 3, the weak vibration is efficiently detected by the cantilever beams having a specified frequency, the weak vibration is converted into the electric vibration by a p-well 16 and, then, the respective vibrations are electrically taken out.



Data supplied from the espacenet database — Worldwide

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-209299 (P2002-209299A)

(43)公開日 平成14年7月26日(2002.7.26)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ	テーマコード( <b>参考)</b>
H 0 4 R	23/00	320	H 0 4 R 23/00	3 2 0 4 M 1 1 2
A 6 1 B	5/00	101	A 6 1 B 5/00	101R 5D021
H01L	29/84		H 0 1 L 29/84	Z
H 0 4 R	19/04		H 0 4 R 19/04	


審査請求 未請求 請求項の数5 〇L (全 14 頁)

		田玉明水 水明水 明水头VX 0 0 1 (主 II X)
(21)出顧番号	特願2000-403444(P2000-403444)	(71)出願人 000003078
		株式会社東芝
(22)出顧日	平成12年12月28日 (2000, 12, 28)	東京都港区芝浦一丁目1番1号
		(72)発明者 成瀬 雄二郎
		神奈川県川崎市幸区小向東芝町1番地 株
		式会社東芝研究開発センター内
		(74)代理人 100083806
		弁理士 三好 秀和 (外7名)
		Fターム(参考) 4M112 BA01 BA07 CA03 CA04 CA11
		CA13 CA23 CA26 CA28 CA31
		CA33 DA04 DA10 DA18 EA03
		EA04 EA06 EA07 FA01 GA01
		GAO3
		5D021 CC02 CC19 CC20 DD01

# (54) 【発明の名称】 半導体振動センサ

# (57)【要約】

【課題】 音響振動と特定微小振動を単一の半導体振動センサで同時に検出する半導体振動センサを提供する。 【解決手段】 ショットキー接合からなる振動膜3とキャリアを効率的に伝播するためのp+埋め込み層8を有する音響振動検出部11と、少なくとも1以上の片持ち梁からなる微小振動検出部12と、これらの振動検出部を電気的に絶縁するための素子分離領域10を有し、振動膜3における空乏層幅の変化より音響振動を電気的振動に変換し、特定の振動数を有する片持ち梁によって微小振動を効率的に検出し、pウェル16で微小振動を電気的振動に変換することによって、各振動を電気的に取り出す。



#### 【特許請求の範囲】

【請求項1】 半導体基板と、

該半導体基板の特定の位置に配置された第1振動検出部 と、

前記特定の位置とは異なる位置の前記半導体基板に配置 された、前記第1振動検出部よりも周波数帯域が高く、 前記第1振動検出部とは動作原理の異なる第2振動検出 部とからなることを特徴とする半導体振動センサ。

【請求項2】 前記第1振動検出部は、共振子となる片 持ち梁、該片持ち梁の固定端側に配置されたピエゾ抵抗 測定手段とから構成され、

前記第2振動検出部は、半導体薄膜層からなる振動膜、 該振動膜の振動による前記半導体薄膜層中に形成される 空乏層の等価回路定数の変化を測定する回路定数測定手 段とから構成されることを特徴とする請求項1記載の半 導体振動センサ。

【請求項3】 導電性材料からなる埋め込み層、該埋め 込み層の上部に配置された該埋め込み層よりも高比抵抗 の半導体薄膜層とからなる振動膜と、

該振動膜の振動による前記半導体薄膜層中に形成される空乏層の等価回路定数の変化を測定する回路定数測定手段とを有することを特徴とする半導体振動センサ。

【請求項4】 前記空乏層は、前記半導体薄膜層とショットキー接合をなすショットキー電極、若しくは前記半導体薄膜層とpn接合をなす前記半導体薄膜層と反対導電型の半導体層により、前記半導体薄膜層中に形成されることを特徴とする請求項2又は3記載の半導体振動センサ。

【請求項5】 前記半導体基板の一方の主表面に少なくとも接し、前記第2振動検出部に対応する位置に音波導入口を有するパッケージケースを更に有することを特徴とする請求項1又は2記載の半導体振動センサ。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、振動を検出する半 導体振動センサに係り、特に異なる周波数帯域で、異な る振動レベルの複数の振動を同時に検出する半導体振動 センサに関する。

#### 【0002】

【従来の技術】  $20 \text{ Hz} \sim 20 \text{ KHz}$ 程度の音響振動を 検出する半導体振動センサとして、シリコンを振動膜と 背電極とし、酸化シリコン ( $\text{SiO}_2$ )をスペーサとす る構造により、コンデンサの静電容量の変化に起因する 電圧の変化を測定するコンデンサ型シリコンマイクロフ オンが提案されている(千葉晋一ら、日本音響学会講演 論文集、第533頁~第534頁、1999年9月~1 0月参照。)。

【0003】又、音響振動よりも低周波の機械的振動を 検出する振動検出センサとしては、ピエゾ抵抗素子を用 いたものが提案されている。即ち、共振子中にピエゾ素 子を埋め込み、共振子が振動すると、ピエゾ抵抗素子が 歪みを受け、その有する抵抗値を変化させる。ピエゾ抵 抗素子にあらかじめ定電流を流しておくことによって、 その変化する抵抗値による電圧の変化を読みとり、機械 的振動を検出するのである。

【0004】従来は、これらの音響振動検出用のセンサ と、音響振動よりも低周波の機械振動検出用のセンサ は、それぞれ独立したセンサとして、別々に開発されて きたが、異なる周波数帯域で、異なる振動レベルの複数 の振動を同時に検出することが必要となる場合がある。 例えば、人間の健康状態や安全状態の監視モニタ等の分 野においては、音響振動と音響振動よりも低周波の機械 振動を同時に検出する装置が必要となる場合がある。人 体には各種の振動が存在し、心拍信号は、約1日z程 度、呼吸音は、約0.1Hz程度の振動である。寒さや 恐怖に遭遇した場合だけでなく、種々の疾患において も、通常の安静時においても、人間の身体の震え(生理 的振戦)は起こる。これとは別に、「体表面微小振動」 と呼ばれる身体表面の微細振動(マイクロバイブレーシ ョン)が存在する。体表面微小振動のリズムは脳波のリ ズムと良く似ており、1~4Hzの3波、4~8Hzの θ波、8~13Hzのα波、13~20Hzのβ波、2  $0\sim30$  H z の  $\epsilon$  波に分類されている。これらの体表面 微小振動のスペクトル強度の相対比較をすることによ り、人間の心理・精神状態が把握出来る可能性がある。 更に、体表面微小振動と、体表面微小振動よりも高周波 で且つ振動レベルの高い周囲環境に起因した音響振動を 同時に検出するセンサが実現出来れば、対象人物の心理 状態及びその人物の周囲の環境を監視することが可能と なる。この結果、例えば公共交通機関の運転士に装着す ることで公共交通機関の運行の安全に資することが可能 となる。

【0005】他にも、音響振動と音響振動とは周波数帯域の異なる機械振動を同時に検出出来れば、各種設備や機器の監視に役立つであろうと期待される。例えば、自動車のエンジンの運転監視装置において、エンジン音の他に機械的に劣化した部分が生ずる微小振動を同時に測定すれば、エンジンのより精密な監視が可能となり、事故防止に貢献する。

【0006】これらの監視装置等においては、音響振動と音響振動とは周波数帯域の異なる機械振動を同時に検出する装置が社会的に要請されていると言える。

# [0007]

【発明が解決しようとする課題】しかし音響振動と音響振動とは周波数帯域の異なる機械振動とを同時に測定する場合、従来はそれぞれ個別の検出装置が実現されていたのみであるため、独立の振動検出センサを複数用意する必要があった。かかる場合、振動検出システムの小型化に限界があり、例えば人間の心身及び周囲環境のモニタリング装置として人体に装着して使用する場合、利用

者の負担が大きかった。

【0008】一方、音響振動と機械振動は振動を伝搬させる媒質が一般には異なるが、振動という点では共通するため、音響振動と機械振動を単一の振動検出センサで検出することも理論的には可能である。しかし、通常は音響振動と機械振動とは振動レベル(振幅)が異なる。検出しようとする特定の機械振動の振幅が微小な場合、この特定の機械振動は異なる周波数帯域を有する大きな振幅の音響振動に埋もれてしまうので、検出することが容易でない。即ち単一の振動検出センサを用いた場合、検出したい特定の振動数の振動に対して十分な検出感度やS/N比を持たないという欠点を有する。

【0009】又、小型化を図るため同一の半導体基板上に複数の振動検出センサを配置した場合、一方の検出装置の動作が他方の検出装置に影響を与えるので、半導体基板のサイズの小型化には一定の制限がある。

【0010】本発明はかかる事情に鑑みてなされたものであり、異なる周波数帯域で、異なる構造の振動検出センサを同一半導体基板上に配置することによって、音響振動と機械的微小振動を同時に検出可能な半導体振動センサを提供することを目的とする。

【 0 0 1 1 】本発明の他の目的は、異なる構造の振動検 出センサを同一半導体基板上に配置することによって、 小型の半導体振動センサを提供することを目的とする。

【 0 0 1 2 】本発明の他の目的は、同一半導体基板上に 異なる構造の振動検出センサを高密度に配置しても、互 いに干渉しない半導体振動センサを提供することであ る。

# [0013]

【課題を解決するための手段】本発明の第1の特徴は、 半導体基板と、この半導体基板に配置された第1振動検 出部及び第2振動検出部とからなる半導体振動センサで あることを要旨とする。「第1振動検出部」は、半導体 基板の特定の位置に配置されている。又、「第2振動検 出部」は、第1振動検出部が配置された特定の位置とは 異なる位置の半導体基板に配置されている。そして、

「第2振動検出部」は、第1振動検出部の周波数帯域よりも周波数帯域が高く、且つ第1振動検出部とは、基本構造及び動作原理が異なる検出部である。

【0014】本発明の第1の特徴によれば、周波数帯域と振動レベルの異なる第1振動検出部及び第2振動検出部が同一半導体基板上に配置されるため集積化が可能となり、小型の半導体振動センサの提供が可能となる。例えば、同一の半導体基板上で音響振動と音響振動よりも低周波で、振動レベルの低い機械的微小振動の検出が可能となる。又第1振動検出部には第1振動検出部の特性に適合した第1増幅器が接続可能で、第2振動検出部には第2振動検出部の特性に適合した第2指軸検出部及び第2振動検出部は、互いに電気的に分離された構造とすることが好ましい。異

なる振動レベルの異なる周波数帯域を有する複数の振動を、第1振動検出部及び第2振動検出部で検出し、検出された振動は各振動検出部ごとに設けられた別個の増幅回路によって、互いに同等のレベルにまで増幅出来る。このため、複数の異なる振動レベルの異なる周波数帯域の振動を容易に解析することが可能となる。

【0015】本発明の第1の特徴において、第1振動検出部は、例えば、共振子となる片持ち梁、この片持ち梁の固定端側に配置されたピエゾ抵抗測定手段とから構成すれば良い。片持ち梁構造の振動センサは、片持ち梁(共振子)の長さ、片持ち梁の先端のおもり部の重さ等の構造調整により異なる共振振動数を持たせることが可能である。かかる場合、共振振動数付近以外の振動数を有する振動に対し片持ち梁は応答しないため、共振振動数を調整することによって相互の検出装置の振動による影響を排除することが可能である。又同様の理由から、検出しようとする振動が微弱振動であっても他の振動数のノイズ振動の影響を受けず、容易に特定振動を検出することが可能となる。

【0016】一方、第2振動検出部は、半導体基板の一 部からなる半導体薄膜層からなる振動膜、及び、この振 動膜の振動による半導体薄膜層中に形成される空乏層の 等価回路定数の変化を測定する「回路定数測定手段」か ら構成されることが可能である。ここで、空乏層は、半 導体薄膜層とショットキー接合をなすショットキー電 極、若しくは半導体薄膜層とpn接合をなす半導体薄膜 層と反対導電型の半導体層で半導体薄膜層中に形成され る。「回路定数測定手段」は、これらのショットキーダ イオード、若しくはpn接合ダイオードのインピーダン スの変化、容量変化、抵抗(若しくはコンダクタンス) の変化を測定する、ショットキーダイオード、若しくは p n接合ダイオーの各電極、及びこれらに接続されるオ ペアンプ、I/Vコンバータ等が該当する。更には、シ ョットキーダイオード(若しくはpn接合ダイオード) の各電極と電子回路とを接続するに必要な表面配線等 も、「回路定数測定手段」に含まれる。

【0017】本発明の第1の特徴においては、第1振動 検出部の動作原理は、共振子となる片持ち梁の振動によ る半導体層の歪みに起因したピエゾ抵抗の変化を測定し ているのに対し、第2振動検出部の動作原理は、空乏層 の等価回路定数の変化を測定しており、互いに動作原理 が異なる。

【0018】本発明の第2の特徴は、振動膜と、この振動膜の振動による振動膜中の電気的等価回路定数の変化を測定する回路定数測定手段とを有する半導体振動センサであることを要旨とする。ここで、「振動膜」は、導電性材料からなる埋め込み層、この埋め込み層の上部に配置されたこの埋め込み層よりも高比抵抗の半導体薄膜層とから構成されている。「回路定数測定手段」は、この振動膜の振動により、高比抵抗の半導体薄膜層中に形

成される空乏層の等価回路定数の変化を測定する。「導電性材料からなる埋め込み層」は、 $3\times10^{17}\,\mathrm{c\,m^{-3}}\sim1\times10^{21}\,\mathrm{c\,m^{-3}}$ 程度の高不純物密度の半導体領域、タングステン(W)、チタン(Ti)、モリブデン(Mo)、コバルト(Co)等の高融点金属、これらのシリサイド(WSi2, TiSi2, MoSi2, CoSi2)等で構成することが出来る。

【0019】本発明の第2の特徴によれば、空乏層中の 等価回路定数の変化を測定することにより、振動膜の振 動を電気的信号に変換することが可能となる。又、導電 性材料からなる埋め込み層を有することにより空乏層中 で生ずる発生再結合電流を効率よく回路定数測定手段で 測定出来る。導電性材料からなる埋め込み層には、シン カー等を介して、埋め込み層取り出し電極まで、低抵抗 で電流を取り出すように構成すれば良い。空乏層は、第 **1の特徴と同様に、半導体薄膜層とショットキー接合を** なすショットキー電極、若しくは半導体薄膜層とpn接 合をなす半導体薄膜層と反対導電型の半導体層により、 高比抵抗の半導体薄膜層中に形成することが可能であ る。本発明の「回路定数測定手段」には、これらの空乏 層が形成されたショットキーダイオード(若しくはpn 接合ダイオード)のインピーダンスの変化、容量変化、 抵抗 (若しくはコンダクタンス)の変化を測定するため に必要なショットキーダイオード(若しくはpn接合ダ イオード)の各電極、及びこれらに接続されるオペアン プ、I/Vコンバータ等の電子回路が該当する。 更に は、ショットキーダイオード(若しくはpn接合ダイオ ード)の各電極と電子回路とを接続するに必要な表面配 線等も、「回路定数測定手段」に含まれる。

【0020】本発明の第1及び第2の特徴において、半導体基板の少なくとも一方の主表面に接し、第2振動検出部に対応する位置に音波導入口を有するパッケージケースとを更に有するようにしても良い。半導体基板をパッケージケースで覆うことにより、半導体振動センサを回路素子として用いることが可能となる。このパッケージケースは、一体のパッケージケースでも良く、或いは、半導体基板の一方の主表面に接した第1パッケージケースと、半導体基板の他方の主表面に接し、第2振動検出部に対応する位置に音波導入口を有する第2パッケージケースとから構成するようにしても良い。

# [0021]

【発明の実施の形態】以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一或いは類似部分には同一或いは類似な符号を付している。ただし、図面は模式的なものであり、層の厚みと幅の関係、各層の厚みの比率などは現実のものとは異なることに留意すべきである。又、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

【0022】(最良の実施形態)本発明の最良の実施形

態に係る半導体振動センサは、図1に示すように、低周 波振動を検出する3つの第1振動検出部4a,4b,4 cと、第2振動検出部としての振動膜3とから構成され ている。第2振動検出部は音響振動検出用であり、3つ の第1振動検出部4a,4b,4cのいずれの周波数帯 域よりも周波数帯域が高い。また、第2振動検出部は、 3つの第1振動検出部4a,4b,4cのいずれともそ の基本構造及び動作原理が異なる。3つの第1振動検出 部4a,4b,4は、互いに共振周波数が異なるが、い ずれも音響振動よりも低周波の振動を検出するセンサで あり、互いに基本構造及び動作原理を共通にする。3つ の第1振動検出部(微小振動検出部)は、それぞれ片持 ち梁4a,4b,4cからなる共振子から構成されてい る。3つの片持ち梁4a,4b,4cを有するのは、片 持ち梁4a,4b,4cごとに寸法を変化し、異なる共 振振動数をもたせ、異なる周波数帯域の微小振動を検出 するためである。したがって片持ち梁の個数は必ずしも 3つである必要はなく、検出したい微小振動の固有の周 波数によって決定される。

【0023】本発明の実施形態に係る半導体振動センサ は、半導体基板、例えば(100)面を有するn型のシ リコン(Si)基板5上に製造されている。Si基板5 の中央部分には、第2振動検出部となる振動膜3が配置 されている。振動膜3の左側にはI/Vコンバータ7が 配置されている。振動膜3と I / Vコンバータ7はp+ 埋め込み層8と埋め込み層取り出し電極9を介して接続 されている。又振動膜3とI/Vコンバータ7はSi基 板5の表面上においても電気的に接続されている。更 に、I/Vコンバータ7の左側であってSi基板(チッ プ)5の周辺部近傍には外部に出力するための2つのボ ンディングパッド2e,2fが配置されている。I/Vコンバータ7と、これら2つのボンディングパッド2 e, 2fとはアルミニウム配線を介して接続されてい る。又、振動膜3とI/Vコンバータ7を含む領域はS i 基板5の内部に埋め込まれた素子分離領域10によっ て周囲を囲まれている。

【0024】更に、音響振動検出部と、微小振動検出部を素子分離領域で絶縁することで、一方の半導体振動センサで発生したキャリアが他方の半導体振動センサに流入することを防ぐことが出来る。

【0025】第2振動検出部(振動膜)3の上部には第1振動検出部4aのピエゾ抵抗測定手段に接続される「定電流源及び増幅回路」6aが配置されている。定電流源及び増幅回路6aの右側であってSi基板5の右上端には、第1振動検出部(片持ち梁)4aが配置されている。定電流源及び増幅回路6aと片持ち梁4aは2本のアルミニウム配線を介して相互に電気的に接続されている。又、定電流源及び増幅回路6aの左側であってSi基板5の左端には、4つのボンディングパッド2a,2b,2c,2dが縦に並んでいる。このうち、電圧出

カ用の端子として、上部2つのボンディングパッド2 a,2 bが定電流源及び増幅回路6 aと電気的に接続されている。そして、定電流源及び増幅回路6 aのための電源端子として、下の2つのボンディングパッド2 c,2 dが定電流源及び増幅回路6 aと電気的に接続されている。

【0026】図1に示す上面図において、振動膜3の下 方にも、第1振動検出部4bのピエゾ抵抗測定手段に接 続される「定電流源及び増幅回路」6 b が配置されてい る。振動膜3の右側であって、第1振動検出部(片持ち 梁)4 aの下側には第1振動検出部(片持ち梁)4 b、 4 c が配置されている。定電流源及び増幅回路6 b と片 持ち梁4 b との間は2本のアルミニウム配線によって電 気的に接続されている。定電流源及び増幅回路6bの左 側であってSi基板5の左下のチップ端面付近にはボン ディングパッド2g、2hが2つ配置されている。この 左下のチップ端面付近のボンディングパッド2g、2h は、電圧出力用端子としてアルミニウム配線を介して定 電流源及び増幅回路6 bと電気的に接続されている。 又、定電流源及び増幅回路6 bの下方であってS i 基板 5の周辺部近傍にはボンディングパッド2i,2jが2 つ配置され、電源端子として定電流源及び増幅回路6b とアルミニウム配線を介して電気的に接続されている。 更に定電流源及び増幅回路6 bの下であって振動膜3の 右側には第1振動検出部4 c のピエゾ抵抗測定手段に接 続される「定電流源及び増幅回路」6cが配置されてい る。定電流源及び増幅回路6cの右であってSi基板5 の右下のチップ端面付近にはボンディングパッド2k 21が2つ配置され、電圧出力用端子としてアルミニウ ム配線を介して電気的に接続されている。又、定電流源 及び増幅回路6 c の電源端子としては定電流源及び増幅 回路6bの電源端子と共通のボンディングパッド2i, 2 jを用い、定電流電源源及び増幅回路6cとボンディ ングパッド2i,2jとはアルミニウム配線を介して電 気的に接続されている。

【0027】図2は、図1に示した本発明の実施形態に係る半導体振動センサのA-A方向からみた部分的な断面図である。図2に示すように、本発明の実施形態に係る半導体振動センサは、半導体基板(Si基板)5と、この半導体基板(Si基板)5に配置された第1振動検出部(微小振動検出部)12及び第2振動検出部(音響振動検出部)12は、半導体基板5の右側に配置されている。又、第2振動検出部(音響振動検出部)11は、第1振動検出部12が配置された位置とは異なる位置の半導体基板5に配置されている。Si基板5の下端部領域には2つの凹部が構成されている。凹部の底部を構成する薄い部分を挟んだ左端部、中央部、右端部においてSi基板5は分厚い構造となっている。2つの凹部の側面は、基板表面の(100)面に対し(11

1) 面が露出し、(100) 面に対し、54.74°の 角度で交わる。左側の凹部の底部となる薄い部分につい ては、音響振動を検出するための第2振動検出部(音響 振動検出部)11を構成する必要があるからである。右 側の凹部の底部の薄い部分については機械的微小振動を 検出する第1振動検出部(微小振動検出部)12を構成 するために、振動による応力をこの領域に集中的に付加 させるためである。図2の断面図における第2振動検出 部(音響振動検出部)11及び第1振動検出部(微小振 動検出部)12の詳細は後述する。

【0028】図3は本発明の実施形態に係る半導体振動センサのパッケージに関する断面図である。半導体基板5の一方の主表面(表面)に接した第1パッケージケース24は半導体振動センサの表面を保護するためのものである。第1パッケージケース24と半導体振動センサはボンディングパッド2と埋め込み層取り出し電極9との間の部分及び片持ち梁の右側部分で接続され、音響振動検出部分並びに微小振動検出部分をパッケージ内部に含むよう半導体振動センサを覆っている(図3では、図1に示したボンディングパッド2a,2b,cc,

を集合的に、「ボンディングパッド2」と記す。)。ボンディングパッド2についてはリード線26を用いて外部へ出力する必要があるためパッケージケース24の外部に位置している。半導体振動センサの下部(他方の主表面)は第2パッケージケース23により保護されており、片持ち梁以外の半導体振動センサ下部と結合している。又、音響振動を振動膜3で検出するため、第2パッケージケース23のうち、第2振動検出部11に対応する位置(振動膜3の下部の部分)は、音波導入口25が設けられている。なお、第1パッケージケース24と第2パッケージケース23とを一体として構成し、その一部が半導体基板5の一方の主表面、即ち表面か裏面のどちらかに接するように構成しても良い(表面及び裏面のいずれを、「一方の主表面」或いは「他方の主表面」と呼ぶかは単なる定義の問題である。)。

【0029】[音響振動検出部(第2振動検出部)]次に、図2の断面図に戻り、音響振動検出部(第2振動検出部)11の構造を説明する。図2に示す本発明の実施形態において、第2振動検出部(音響振動検出部)11は、振動膜3と、この振動膜3の振動による振動膜3中の電気的等価回路定数の変化を測定する回路定数測定手段(15,9、13)とから構成されている。Si基板5の下端部のうち、左側の凹部の底部を構成する薄膜部に振動膜3が配置されている。振動膜3は、三層構造をなし、導電性材料からなる埋め込み層8、この埋め込み層8の上部に配置されたこの埋め込み層8よりも高比抵抗の半導体薄膜層に空乏層14を形成するショットキー電極13とから構成されている。最下層の「導電性材料からなる埋め込み層8」は、3×10<sup>17</sup>cm<sup>-3</sup>~8×10<sup>19</sup>cm<sup>-3</sup>程度のp

型高不純物密度の半導体領域(p+ 埋め込み層)である。比抵抗で表すと、 $0.014\Omega \cdot cm \sim 0.013$   $\Omega \cdot cm$ 程度である。p+ 埋め込み層8の上部には、p+ 埋め込み層8の不純物密度よりも低不純物密度の、例えば、 $5\times10^{12}$   $cm^{-3}\sim1\times10^{14}$   $cm^{-3}$ 程度のp型層が形成されている。この場合のp型層の比抵抗は、2.7  $k\Omega \cdot cm \sim 140\Omega \cdot cm$ 程度である。p型層の比抵抗を高く(不純物密度を低く)しているのは、ショットキー接合の空乏層幅を広くとるためである。比抵抗の低い埋め込み層を設けることで、空乏層で発生したキャリアを、効率よくI/Vコンバータへ伝導させることが出来る。

【0030】又、p型層の左端付近はp + 埋め込み層8 と同等の高不純物密度を有するp+ シンカー15が配置 され、回路定数測定手段(15,9、13)の一部を構 成している。p + シンカー15が配置される場所は振動 膜3よりも左側に位置しており、Si基板5の下端部の うち(111)面が露出した部分の上部にあたる。p型 層の上部であってSi基板5の表面上にはショットキー 電極13が配置されている。ショットキー電極13の材 料は比重の重い金属が望ましい。音響振動を効率的に検 出するためである。本発明の実施形態では金(Au)を 用いている。勿論、このことはショットキー電極13の 材料の限定を意味するものではない。ショットキー電極 13の下部領域は前述の通り不純物密度の低いp型層で あるため、ショットキー電極13と下部のp型層はオー ミック接合ではなく、ショットキー接合を形成する。し たがって、ショットキー電極13の下部のp型層には、 空乏層14が形成される。p型層の不純物密度を、5× 10<sup>12</sup> c m<sup>-3</sup>~1×10<sup>14</sup> c m<sup>-3</sup>程度、若しくはこれ以 下に設定することで、拡散電位(ビルトイン・ポテンシ ャル)のみで空乏層が広がる。このため、ショットキー 接合にバイアス電源を必要としないで、音響振動検出部 (第2振動検出部)11を動作させることが可能とな る。なお、ショットキー電極13の他に、p型層の上部 にn型層を形成し、pn接合により空乏層を形成するこ とも可能である。この場合、n型層の表面には、オーミ ック電極が形成される。

【0031】p+ 埋め込み層8及びp型層(空乏層14)の両端には、素子分離領域10が配置されている。この素子分離領域10は、Si基板5の表面からp+ 埋め込み層を貫通する深さのU型の溝部(トレンチ)に、酸化膜等の素子分離絶縁膜を埋め込んで形成されている。又、図1に示すように、素子分離領域10は、ショットキー電極13を取り囲むように角形リング状に形成されている。更に、p+シンカー15に接するように埋め込み層取り出し電極9が配置されている。

【0032】図5は音響振動検出部11中の振動膜部分付近の斜視図であり、振動膜3の寸法を示す。振動膜3 は縦3mm、横3mm、高さ6μmの薄い板状の直方体 の構造となっている。図2及び図5に示す音響振動検出 部11において、音響振動が振動膜3に入射すること で、振動膜3は物理的に振動する。振動膜3が振動すれ ば、空乏層14を構成している半導体領域の物理的パラ メータが変化し、空乏層容量や接合抵抗などの電気的等 価回路定数が変動する。又、振動により空乏層中で「発 生再結合電流」が生じるため空乏層14中を、「発生再 結合電流」に起因した電流が流れる。この結果、上述し た電気的等価回路定数の変動とあわせて物理的振動が電 気的振動へと変換される。その電流がp+埋め込み層8 及びptシンカー15を経て埋め込み層取り出し電極9 へと流れ、最終的に I / V コンバータ7へと流れ込む。 I/Vコンバータ7により、電流出力が電圧出力へと変 換され、I/Vコンバータ7に接続されたボンディング パッド2e,2fを通じて外部へと出力される。なお、 p + シンカー15にオーミック接触する埋め込み層取り 出し電極9の電圧は、p+シンカー15を介してp+埋 め込み層8に印加される。したがって、ショットキー電 極13とp + 埋め込み層8との間に所望の電圧を印加す ることが出来る。即ち、ショットキー電極13の下部を 低不純物密度のp型層とし、p型層で広い空乏層14を 形成することで電気的等価回路定数の変動を大きくする ことが出来る。更にp型層の下部に面積の広いp + 埋め 込み層8を設けているので、空乏層14中で発生したキ ャリアは、効率的に取り出されI/Vコンバータ7へと 運ばれる。

【0033】図7は音響振動検出部11の簡略化した電 気的等価回路である。厳密なショットキーダイオードの 等価回路は、非常に複雑であるが、図7では、空乏層容 量 $C_j$ 、接合抵抗 $R_j$ 、振動による発生再結合電流igr 及び接触抵抗や寄生抵抗等のシリーズ抵抗Rsのみを考 慮している。即ち、図2及び図5に示す空乏層14の中 には、空乏層容量Ci、接合抵抗Riが存在し、又振動 により発生再結合電流igrが生ずるので、空乏層14の 部分はこれらのC<sub>i</sub>、R<sub>i</sub>、igrの並列接続回路で表現 できる。さらに、空乏層14以外のシリーズ抵抗Rs成 分が、空乏層14を表現している並列回路に直列に接続 されると近似している。厳密には、ショットキーダイオ ードの等価回路は、これ以外の複数のC、R成分等が複 雑な直並列回路を構成するが、第1次近似としては、図 7で表現可能である(なお、厳密なpn接合ダイオード の等価回路も、非常に複雑であるが、簡略化した表現で は、図7と同様なC<sub>i</sub>、R<sub>i</sub>、igrの並列接続と、この 並列回路に直列に接続されたシリーズ抵抗R sで表現で きる。)。図7で破線で示した音響センサ(ショットキ ーダイオード)の等価回路27の両端はオペアンプ回路 30の2つの入力端子に接続されている(オペアンプ回 B30は、図1のI/Vコンバータ7に対応する)。オ ペアンプ回路30の2つの入力端子の間の入力インピー ダンスは無限大であると近似している。オペアンプ回路 30の一方の入力端子と出力端子の間にはフィードバック抵抗Rfが接続されている。このような増幅回路によって、外部へ出力電圧29が出力される。したがって具

2つの入力端子間の入力電圧をVOsとして、

 $V s = R f (V0s (dC_j / dt) + V0s / (Rs + R_j) + igr)$ 

(1)

体的に出力電圧29の値Vsは、オペアンプ回路30の

で与えられる。即ち、空乏層14中で発生したキャリアに起因した電流は、オペアンプ回路30により、出力電 EVs に変換される。

【0034】本発明の「回路定数測定手段」は、ショットキーダイオード(若しくはpn接合ダイオード)のインピーダンスの変化、容量変化、抵抗(若しくはコンダクタンス)の変化を測定するためのショットキーダイオード(若しくはpn接合ダイオード)のp+シンカー15、ショットキー電極13や埋め込み層取り出し電極9等の電極の他にこれらに接続される表面配線(図示省略)が含まれる。更には、これらの表面配線を介して接続されるオペアンプ回路30も、本発明の「回路定数測定手段」含まれる。

【0035】[微小振動検出部(第1振動検出部)]次に、図2に示した断面図の右側の凹部近傍の微小振動検出部(第1振動検出部)12の構造について説明する。図2に示す断面図上では、右端近傍においてSi基板5は、楔型の溝部により物理的にあたかも2つの領域に分離された形で表現されている。実際には、この部分は、図1の上面図から理解出来るように、紙面の奥の方で連続している。右端近傍に示した楔型の溝部は、片持ち梁4bの自由端を構成するための溝部である。図2に示す断面図上で物理的に分離された2つの領域のうち、右側領域には特筆する構造を特に有さないため説明を除外し以下左側の領域について説明する。

【0036】右側の凹部の底部となるSi基板5の薄くなっている領域近傍のSi基板5の内部には、ピエゾ抵抗測定手段の一部となるpウェル16が配置されている。pウェル16の両端部付近にはpウェル16よりも不純物密度が高いコンタクト領域17a、17bが配置

 $f_0 = \omega_0 / 2\pi = (1/2\pi)$ 

という式で与えられる。式(2)で、mは片持ち梁のおもり部の質量であり、Eはヤング率、 $J=b\,h^3/1\,2$ である。 $S\,i\,$ の密度は2. $3\,g/c\,m^3$ であり、ヤング率が $1\,3.\,1\,N/m^2$ であるので、図4において $h=h'=2\,8\,\mu$ m、 $b=1\,m$ m、 $1=3.5\,m$ m、 $x=3.5\,m$ m、 $y=7\,m$ mとすると、式(2)より、共振振動数 $f_0=8\,0\,H$ zの片持ち梁となる。

 $Vs = A \cdot Rp \cdot ic$ 

で与えられる。ここでAは増幅器の増幅度を意味する。 片持ち梁4aと定電流源及び増幅回路6aからなる部分 の電気的な等価回路、及び片持ち梁4cと定電流源及び 増幅回路6cからなる部分の電気的な等価回路も同様 に、(3)式で示される出力電圧を得ることが出来る。 【0040】図8、図9は本発明の実施形態に係る半導 されている。コンタクト領域17a、17bそれぞれの上部であってSi基板5上にはピエゾ電極19,20が配置されている。pウェル16、コンタクト領域17a、17b、ピエゾ電極19,20により、ピエゾ抵抗測定手段が構成されている。又、全体を通してSi基板5の表面上であって前述のショットキー電極13、埋め込み層取り出し電極9、ピエゾ電極19,20以外の領域はパッシベーション膜18で覆われている。

【0037】図2に示す片持ち梁4bは、外部からの機 械的微小振動を受けて振動する共振子となる。Si基板 5の薄くなった部分、即ち共振子(片持ち梁)4bの固 定端部分が共振子(片持ち梁)4bの振動による応力を 集中的に受ける。そのため、pウェル16は強い圧力を 受け、その電気的抵抗値が変化する。 ピエゾ電極19, 20を通してこのpウェル16に定電流を流すことによ り、機械的振動を電圧の変動という電気的振動に変換す ることが可能となる。なお図2からは明らかではない が、ピエゾ電極19,20は、図1に示す定電流源及び 増幅回路6 bへと電気的に接続されており、得られた電 気的振動はボンディングパッド2g,2hを通して外部 に出力される。断面図を省略しているが、図1に示した 片持ち梁4a及び片持ち梁4cについても同様である。 【0038】図4は、片持ち梁4の構造を表す斜視図で ある(ここでは、特に言及しない限り、片持ち梁4 a, 4b, 4cを集合的に「片持ち梁4」と記す。)。片持 ち梁4は、縦の長さり、横の長さ1、高さhのピエゾ抵 抗部となる直方体と、縦の長さy、横の長さx、高さ h'のおもり部となる直方体とが結合した構造を有して いる。片持ち梁4はその構造に応じた共振振動数 f ○を 有し、その共振振動数は近似的に

 $(3EJ/m1^3)^{1/2}$  (2)

【0039】図6は片持ち梁4bと定電流源及び増幅回路6bからなる部分の電気的な等価回路である。pウェル16によるp型ピエゾ抵抗層Rpと定電流源及び増幅回路6b中の定電流回路icが接続され、増幅器Aにつながれている。増幅器Aで増幅された電気的振動は出力電圧28として外部へ出力される。具体的な出力電圧28の値は

(3)

体振動センサを用いた、人間の心身及び周囲環境のモニタリングシステムの模式図である。図8は測定対象となる人物に携帯させた音響振動及び体表面微小振動検出システムに関するものである。音響振動検出部11と、微小振動検出部12a、微小振動検出部12b、微小振動 検出部12cでそれぞれ検出された振動はそれぞれ増幅 器A1、A2、A3、A4によって同程度の強度にまで増幅される。即ち各検出部で検出される振動の強度は振動の種類によって異なり、その後の解析を容易に行うため、加算器31で合成される前に各振動を同等のレベルにしておく必要があるためである。体表面微小振動は、音響振動より遙かに振動レベルが低い。その後加算器31で各振動が加算され、変調器32を経てアンテナ33から発信される。

【0041】図9は測定対象者の周囲の状況及び精神・心理状況を解析するためのデータ解析センタに関するものである。まず測定対象者が携帯する検出システムから発せられた電波を、受信部34で受信する。その後受信電波を増幅器A5で増幅し、FFT(高速フーリエ変換器)でフーリエ変換を行う。その後 $\alpha$ 波、 $\beta$ 波などを検出するため、周波数スペクトラム解読装置37で周波数及びそのスペクトラムを分析する。その際、スペクトラム解読のため知識データベース38とデータのやりとりを行う。その後、分析された測定対象の周囲の状況及び精神・心理状況が表示器39に表示される。

【0042】図10、図11、図12に示す工程断面図 を用いて、本発明の実施形態に係る半導体振動センサの 製造方法を説明する。

【0043】(イ)まず、(100)面を有するn型の Si基板5を用意し、スピン塗布法等を用いて(10 0)面のSi基板5の上にレジスト40を塗布し、フォ トリソグラフィ法を用いて、p+埋め込み層8を形成予 定領域に開口を有するパターンのレジスト40を形成す る。このレジスト40をマスクとして、Si基板5に対 し(100)面に対して垂直方向からボロンイオン(11 B+) などのp型不純物イオンを3×10<sup>15</sup> c m<sup>-2</sup>~8 ×10<sup>16</sup> c m<sup>-2</sup>程度の高ドーズ量でイオン注入する。1 Me V以上の高エネルギでイオン注入する場合は、レジ スト40の下に金属膜を蒸着法等で堆積し、レジスト/ 金属膜の2層マスクでイオン注入すれば良い。例えば、 11B+ を2Me Vでイオン注入すれば、その射影飛程 は、2.8 μm程度、<sup>11</sup>B+ を3Me Vでイオン注入す れば、その射影飛程は、3.9μm程度になる。その 後、活性化の熱処理をすれば、図10(a)に示すよう に、所望の射影飛程の位置にp + 埋め込み層8が形成さ れる。次に、レジスト40を除去し(或いは、レジスト /金属膜の2層マスクならば、その下の金属膜も除去 し)、図10(b)に示すようにpウェル層16と、p + 埋め込み層上部のp型層を形成用の拡散マスクを形成 する。スピン塗布法を用いてSi基板5の上にレジスト 41を塗布し、フォトリソグラフィ法を用いてpウェル 層16と、p+埋め込み層上部のp型層を形成する領域 に開口を有するパターンのレジスト41を形成する。こ のレジスト41をマスクとしてSi基板5に対し(10 〇)面に対して垂直方向から<sup>11</sup>B+などのp型不純物イ オンを、3×10<sup>13</sup> c m<sup>-2</sup>~8×10<sup>14</sup> c m<sup>-2</sup>程度の比

較的低いドーズ量でSi基板5の中に注入する。この場合の、p型不純物イオン加速エネルギは50~150K e V程度で良い。その後、レジスト41を除去し、例えば1150℃で1~3時間程度熱処理すれば、図10 (b)に示すように、p+埋め込み層8上部のp型層が形成出来る。この段階では、pウェル層16は、図10(b)に示すように、p+埋め込み層8まで、到達している必要はない。なお、p+埋め込み層8は、選択拡散でSi基板5にp+拡散層を形成後、このp+拡散層の上にn型のエピタキシャル成長層を堆積しても形成出来る。

【0044】(ロ)次に、スピン塗布法を用いてSi基 板5の上にレジスト膜を形成し、フォトリソグラフィ法 を用いてp + シンカー15, コンタクト領域17a、コ ンタクト領域17bの形成予定領域に開口を有するパタ ーンのレジスト42を形成する。このレジスト42をマ スクとして、Si基板5の(100)面に対し垂直方向 から<sup>11</sup>B+ 或いは<sup>49</sup>BF<sub>2</sub>+ などのp型不純物イオン を、3×10<sup>15</sup> c m<sup>-2</sup>~1×10<sup>16</sup> c m<sup>-2</sup>程度の高ドー ズ量で注入する。この場合は、30~80KeV程度の 低エネルギで加速すれば良い。その後、レジスト42を 除去し、所定の温度及び所定の時間、例えば、1150 ℃で7~10時間程度熱処理すれば、図10(c)に示 すようにp + シンカー15、コンタクト領域17a、コ ンタクト領域17bが形成される。図10(b)では、 pウェル層16はp+ 埋め込み層8まで到達している必 要はないが、この段階では、pウェル層16はp+ 埋め 込み層8まで到達する。

【0045】(ハ)次に、熱酸化法等によりSi基板5 の表面上に二酸化シリコン( $SiO_2$ )膜43を形成す る。更にCVD法により、二酸化シリコン膜43の上に 窒化シリコン(Si $_3$ N<sub>4</sub>)膜43を形成する。次に、反応 性イオンエッチング(RIE)等の異方性エッチングを 行い、図10(d)に示すようにU字型の溝部(トレン チ)を形成する。その後、図10(e)に示すように、 窒化シリコン( $Si_3N_4$ )膜43を耐酸化マスクとして用 い、熱酸化することにより、SiO2をU字型の溝部の 内部に選択的に埋め込むことで素子分離領域10を形成 する。選択酸化の終了後、耐酸化マスクとして用いた窒 化シリコン膜43は、熱燐酸等のエッチング液で除去す る。なお、窒化シリコン膜43を用いた選択酸化以外に も、CVD法で全面に堆積し、エッチバックしたり、化 学的機械研磨(СМР)等の平坦化工程で、SiО₂を U字型の溝部の内部に選択的に埋め込んでも良い。又、 素子分離領域10は、複数の半導体振動センサの間を絶 縁するために形成するものであって、その目的を達成出 来るものであれば、SiO。以外の物質であっても素子 分離領域10に用いることは可能である。

【0046】(ニ)次に、スピン塗布法によって、Si 基板5の裏面にレジスト膜を形成し、フォトリソグラフ ィ法を用いて、振動膜 3の形成予定領域に開口を有したパターンからなるレジスト45を形成する。その後、レジスト45をエッチングマスクとして用い、エチレンジアミン( $H_2N \cdot CH_2CH_2NH_2$ )水溶液、或いは水酸化カリウム(KOH)溶液等のエッチング液を用いて異方性エッチングを行い、 $p^+$  埋め込み層 8の下部の Si 部分を、 $p^+$  埋め込み層 8が露出するまで、Si 基板 5の裏面から除去する。この結果、図 11 (a) に示すように、音響振動部 11 の振動膜 3 が形成される。その後、レジスト45を除去する。

【0047】(ホ)次に、スピン塗布法によって、Si基板5の裏面にレジスト膜46を形成し、フォトリソグラフィ法を用いてウェル16の下部と、片持ち梁の自由振動端の形成予定領域に開口を有しているパターンのレジスト46を形成する。その後、レジスト46をエッチングマスクとして用いて、エチレンジアミン水溶液、水酸化カリウム等のエッチング液を用いて、異方性エッチングを行う。この結果、図11(b)に示すように、pウェル16の下部のSi基板5及び、片持ち梁の自由振動端近傍のSi基板5を選択的に除去する。図11(b)におけるエッチングの深度は、図11(a)におけるエッチングの深度とは異なるため、振動膜3を形成するためのエッチングとは別工程で行う。

【0048】(へ)次にSi基板5の表面にスピン塗布法によりレジスト膜を形成し、フォトリソグラフィ法を用いて自由端を形成する領域に開口を有しているパターンのレジスト47を形成する。その後、レジスト47をエッチングマスクとして用い、異方性エッチングを行い、図11(c)に示すように、片持ち梁の自由振動端を形成する。この工程ではSi基板5の裏面がエッチングされることを防ぐため、あらかじめSi基板5の裏面全体にスピン塗布法によってレジスト48を形成しておく。異方性エッチング終了後、エッチングマスクとして用いたレジスト47を除去する。

【0049】(ト)次に、Si基板5の表面にスピン塗布法によりレジスト膜を形成し、フォトリソグラフィ法を用いて、埋め込み層取り出し電極9、ピエゾ電極20、ピエゾ電極19の形成予定領域に、それぞれ開口を有しているパターンのレジスト49を形成する。その後、レジスト49をエッチングマスクとして用い、図11(d)に示すように、二酸化シリコン膜43に選択的にエッチングし、埋め込み層取り出し電極9、ピエゾ電極20、ピエゾ電極19用のコンタクトホールをそれぞれ形成する。この工程ではSi基板5の裏面がエッチングされることを防ぐため、前工程で用いたレジスト48を除去しないで、あらかじめ残しておく。

【0050】(チ)次に、二酸化シリコン膜43に形成されたコンタクトホールを介して、電極となるアルミニウム(A1)若しくはアルミニウム合金(A1-Si、A1-Cu-Si)等の金属膜を蒸着若しくはスパッタ

リング法で堆積する。そして、図11(e)に示すように、フォトリソグラフィ法及びRIE法を用いて、金属膜をパターニングし、埋め込み層取り出し電極9、ピエゾ電極20、ピエゾ電極19を形成する。その後、オーミック接合を実現するため、400℃~450℃程度で、H2等の雰囲気中でシンタリングを行う。

【0051】(リ)次に、Si基板5の表面の全面に、 スピン塗布法によりレジスト膜を形成し、フォトリソグ ラフィ法を用いてショットキー電極13の形成予定領域 に開口を有しているパターンのレジスト50を形成す る。そして、レジスト50をエッチングマスクとして用 い、図12(a)に示すように、二酸化シリコン膜43 に選択的にエッチングし、ショットキー電極13の形成 予定領域のSi基板5の表面を露出させる。次に、エッ チングマスクとして用いたレジスト50を、リフトオフ 用マスクとして用い、ショットキー電極13用の金等の 金属を、蒸着若しくはスパッタリング法で堆積する。そ の後、レジスト50並びにレジスト50上に付着した金 属を除去すれば、図12(b)に示すように、ショット キー電極13がパターニングされる。以上の工程を経 て、図1に示す半導体振動センサを製造することが出来 る。

【0052】(変形例1)本発明の実施形態の変形例1に係る半導体振動センサは、図13に示すように、定電流源と増幅回路部に必要な回路素子を、微小振動検出部(第1振動検出部)9を構成している片持ち梁のおもり部の表面に集積化することによって、半導体振動センサを、より小型化することによって、半導体振動センサを、より小型化することが可能となる。なお、図13上にはMOSトランジスタからなるMOS集積回路の構造を例示しているが、勿論理解の助けとするための一例にすぎず、バイポーラトランジスタ(BJT)集積回路や静電誘導トランジスタ(SIT)集積回路等の、定電流源と増幅回路部を構成する回路であれば、他の半導体集積回路であっても構わない。

【0053】(変形例2)本発明の実施形態の変形例2に係る半導体振動センサは、図14に示すように、微小振動検出部(第1振動検出部)55において、片持ち梁52の下部に舟形のピット54を形成している。又、片持ち梁52はその下部をSi基板5によって覆われている。図14に示す断面図における他の部分、例えば音響振動検出部(第2振動検出部)11や、微小振動検出部55におけるピエゾ電極19,20,pウェル53等の配置及び特徴については、図2に示した半導体振動センサとほぼ同一である。

【0054】本発明の実施形態の変形例2に係る半導体振動センサは、片持ち梁52がその下部をSi基板5によって覆われることにより、片持ち梁52がSi基板5に保護されている。

【0055】本発明の実施形態の変形例2に係る半導体

振動センサは、基本的には、図1及び図2に示した本発明の実施形態に係る半導体振動センサの製造方法と同様である。しかし、舟形のピット54を形成するために、半導体振動センサの上部部分と下部部分を別々に製造し、しかる後にシリコン直接接合(SDB)法で、貼り合わせるという点に特徴がある。この際、貼り合わされる面をきわめて平滑なものに加工しておく必要がある。又、貼り合わせ工程は、1000℃ほどの高温の下で行う必要があるため、各金属電極や、金属配線などを形成する以前に行う必要がある。なお、この製造方法は、本発明の実施形態の変形例2に係る半導体振動センサの製造方法を限定するものではなく、ピット54を効果的に製造出来るものであれば、他の製造方法を用いても構わない。

【0056】本発明の実施形態の変形例2に係る半導体振動センサの特徴は、図1及び図2に示した本発明の実施形態の半導体振動センサと同様の特徴に加え、上記の構造をとることによって衝撃に強い半導体振動センサを実現することが出来る点である。

【0057】図15は、本発明の実施形態の変形例2に 係る半導体振動センサのパッケージに関する断面図であ る。半導体基板の一方の主表面(表面)に接して第1パ ッケージケース57が接続され、半導体基板の他方の主 表面(裏面)に接して第2パッケージケース56が接続 されている。図1及び図2に示した本発明の実施形態に 係る半導体振動センサのパッケージとの相違は、半導体 振動センサの下部と接触する第2パッケージケース56 において、図1及び図2に示した本発明の実施形態の場 合と比較し、半導体振動センサとの接触面積が広く取ら れている点である。第2パッケージケース56の微小振 動検出部の下の部分は微小振動の受波部としての機能も 果たすため、かかる部分が広く微小振動検出部の裏面と 接触することによって、微小振動を効率的に検出するこ とが可能となる。音響振動を振動膜3に導くための音波 導入口25が設けられている点などは、図1及び図2に 示した本発明の実施形態に係るパッケージと同様であ る。

【0058】(その他の実施形態)上記のように、本発明は最良の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

【0059】既に述べた本発明の実施形態、その変形例 1及び変形例 2において、n型Si基板5の代わりにp型 $Si基板を用い、<math>p^+$ 埋め込み層 8の代わりに $n^+$ 埋め込み層、 $p^+$ シンカー15の代わりに $n^+$ シンカー、 $p^+$ ェル16の代わりに $n^+$ シンカー、を用いても、本発明の実施形態、その変形例 1及び変形例 2に係る半導体振動センサを実現することが可能である。

【0060】又、図10~図12に示した半導体振動セ ンサの製造工程は、一例にすぎない。例えば、図10 (a)に示した(イ)の段階でのp+埋め込み層8の形 成工程を省略し、後の段階の工程で、p+埋め込み層8 を形成することも可能である。即ち、図11(a)に示 した(二)の段階の異方性エッチング工程が終了した 後、異方性エッチングで形成した凹部の底部、即ち振動 膜3の裏面にp型不純物イオンを選択的に注入しても良 い。この場合、異方性エッチングのエッチングマスクに 用いたレジスト45を残存させ、これをイオン注入マス クとして用い、p型不純物イオンを選択的に注入するこ とが可能である。イオン注入後、イオン注入マスク45 を除去し、所定の時間熱処理し、熱拡散させることによ り、p+埋め込み層8が形成される。変形例1及び変形 例2に係る半導体振動センサの製造工程でも、同様に、 p+埋め込み層8の形成工程を(二)の段階の異方性エ ッチング工程の後に行うことが可能である。

【0061】また、本発明の実施形態、その変形例1及び変形例2において、第1振動検出部として、片持ち梁の振動による半導体層の歪みに起因したピエゾ抵抗の変化を測定する微小振動検出部、第2振動検出部として空乏層の等価回路定数の変化を測定する音響振動検出部について説明した。しかし、本発明は、これらの微小振動検出部及び音響振動検出部の組み合わせに限定されるものではない。第1振動検出部と、この第1振動検出部よりも周波数帯域が高く、第1振動検出部とは動作原理の異なる第2振動検出部とからなる組み合わせであれば、種々の基本構造、動作原理からなる振動センサの組み合わせが適用可能である。

【0062】このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

### [0063]

【発明の効果】以上説明したように本発明によれば、小型であって、周波数帯域と振動レベルの異なる振動を同時に検出することが出来る半導体振動センサを提供することが出来る。

【0064】又、同一半導体基板上に、第1振動検出部と第2振動検出部とを高密度に集積化した場合において、相互の干渉を防止し、特定の振動数を有する微小振動を、バックグラウンド成分若しくはノイズ成分となる異なる周波数帯域の振動と、簡単に分離して高感度で検出することが出来る。

#### 【図面の簡単な説明】

【図1】本発明の実施形態に係る半導体振動センサの構造を示す上面図である。


【図2】本発明の実施形態に係る半導体振動センサの構造を示す断面図である。

- 【図3】本発明の実施形態に係る半導体振動センサのパッケージの構造を示す断面図である。
- 【図4】本発明の微小振動検出部中の片持ち梁の構造を示す斜面図である。
- 【図5】本発明の音響振動検出用振動膜の構造を示す斜面図である。
- 【図6】本発明の微小振動検出部の電気的等価回路図である。
- 【図7】本発明の音響振動検出部の電気的等価回路図である
- 【図8】本発明の半導体振動センサを用いた人間の心身 及び周囲環境のモニタリングシステムの発信器部分のシ ステム図である。
- 【図9】本発明の半導体振動センサを用いた人間の心身 及び周囲環境のモニタリングシステムの受信部分のシス テム図である。
- 【図10】本発明の実施形態に係る半導体振動センサの 製造方法のうち、主要な工程を示す断面図である。
- 【図11】本発明の実施形態に係る半導体振動センサの 製造方法のうち、主要な工程を示す断面図である。
- 【図12】本発明の実施形態に係る半導体振動センサの 製造方法のうち、主要な工程を示す断面図である。
- 【図13】本発明の実施形態の変形例1に係る半導体振動センサの構造を示す断面図である。
- 【図14】本発明の実施形態の変形例2に係る半導体振動センサの構造を示す断面図である。
- 【図15】本発明の実施形態の変形例2に係る半導体振動センサのパッケージの構造を示す断面図である。


## 【符号の説明】


- 2a~21 ボンディングパッド
- 3 振動膜
- 4 片持ち梁
- 5 S i 基板
- 6 定電流源及び増幅回路
- 7 I/Vコンバータ
- 8 p + 埋め込み層
- 9 埋め込み層取り出し電極
- 10 素子分離領域

- 11 音響振動(音波)検出部(第2振動検出部)
- 12 微小振動検出部(第1振動検出部)
- 13 ショットキー電極
- 14 空乏層
- 15 p+シンカー
- 16 pウェル
- 17 コンタクト領域
- 18 パッシベーション膜
- 19,20 ピエゾ電極
- 23, 14 パッケージケース
- 25 音波導入口
- 26 リード線
- 27 音響センサの等価回路
- 28 出力電圧
- 29 出力電圧
- 30 オペアンプ回路
- 31 加算器
- 32 変調器
- 33 アンテナ
- 34 受信部
- 35 復調器
- 36 FET
- 37 周波数スペクトラム解読装置
- 38 知識データベース
- 39 表示部
- 40~42,45~50 レジスト
- 43 SiO<sub>2</sub>膜
- 44 Si<sub>3</sub>N<sub>4</sub>膜
- 52 片持ち梁
- 53 pウェル
- 54 ピット
- 55 微小振動検出部
- 56、57 パッケージケース
- 58 ドレイン電極
- 59 ソース電極
- 60 ゲート電極
- 61 ポリシリコン












【図2】




【図3】





# 【図14】



【図15】

